

MN3102

低電圧動作 BBD クロックゼネレータ/ドライバ用 CMOS

CMOS Clock Generator/Driver for Low Voltage Operation BBD's

■ 概要 / Description

MN3102 は、低電圧 BBD 駆動に際して必要となる低出力インピーダンスの 2 相クロック信号を発生する CMOS LSI です。

さらに当社低電圧 BBD 用 V_{GG} 電源回路も内蔵しており、本 LSI を BBD と同一電源で使用すれば、BBD に最適な V_{GG} 電圧が得られます。


発振は C, R 素子を外付けすることにより自己発振します。また他励による発振駆動も可能です。

クロック信号周波数は、発振周波数の 1/2 です。


The MN3102 is a CMOS clock generator/driver circuit for low voltage operation BBD's. The device also provides V_{GG} voltage most suitable for low voltage operation BBD's.

■ 特徴

- 4096 段相当の低電圧 BBD を直接駆動可能
- 自己発振、他励駆動可能
- 2 相クロック (Duty: 1/2) 出力
- 低電圧 BBD 用 V_{GG} 電圧発生回路内蔵
- 単一電源: 4~10 V
- 8 ピン・プラスチック DIL パッケージ



■ ブロック図 / Block Diagram



■ 絶対最大定格/Absolute Maximum Ratings (Ta=25°C)

Item	Symbol	Rating	Unit
電源電圧	V _{DD}	-0.3~+12	V
入出力端子電圧	V _I , V _O	-0.3~V _{DD} +0.3	V
許容損失	P _D	200	mW
動作周囲温度	T _{opr}	-10~+70	°C
保存温度	T _{stg}	-30~+125	°C

■ 動作条件/Operating Conditions (Ta=25°C)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電圧	V _{DD}	GND=0V	4	5	10	V


■ 電気的特性/Electrical Characteristics (Ta=25°C, V_{DD}=5V, GND=0V)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電流	I _{DD}	無負荷		0.5		mA
全消費電力	P _{tot}	クロック出力 40kHz		2.5		mW
OX1 入力端子						
入力電圧ハイレベル	V _{IH}		V _{DD} -1		V _{DD}	V
入力電圧ローレベル	V _{IL}		0		1	V
入力リーク電流	I _{Leak}	V _I =0~10V			30	μA
OX2 出力端子						
出力電流ハイレベル	I _{OH(1)}	V _{DD} =5V, V _O =4V	0.5			mA
出力電流ローレベル	I _{OL(1)}	V _{DD} =5V, V _O =1V	0.4			mA
出力リーク電流ローレベル	I _{LOL(1)}	V _{DD} =10V, V _O =GND			30	μA
出力リーク電流ハイレベル	I _{LOH(1)}	V _{DD} =10V, V _O =V _{DD}			30	μA
OX3 出力端子						
出力電流ハイレベル	I _{OH(2)}	V _{DD} =5V, V _O =4V	0.7			mA
出力電流ローレベル	I _{OL(2)}	V _{DD} =5V, V _O =1V	1			mA
出力リーク電流ローレベル	I _{LOL(2)}	V _{DD} =10V, V _O =GND			30	μA
出力リーク電流ハイレベル	I _{LOH(2)}	V _{DD} =10V			30	μA
CP1, CP2 出力端子						
出力電流ハイレベル	I _{OH(3)}	V _{DD} =5V, V _O =4V	5			mA
出力電流ローレベル	I _{OL(3)}	V _{DD} =5V, V _O =1V	5			mA
出力リーク電流ローレベル	I _{LOL(3)}	V _{DD} =10V, V _O =GND			30	μA
出力リーク電流ハイレベル	I _{LOH(3)}	V _{DD} =10V, V _O =V _{DD}			30	μA
V _{GG(OUT)} 出力端子						
V _{GG} 出力電圧*1	V _{GG(OUT)}			4.67		V

*1 この端子は当社低電圧 BBD 用 V_{GG} 電圧を発生する。したがって、当社低電圧 BBD の V_{GG} 電圧以外の用途には適さない場合がある。V_{GG(OUT)} は、V_{DD} の値に応じ下式の関係で変化する。

$$V_{GG(OUT)} = \frac{14}{15} V_{DD}$$


■ 端子接続図/Terminal Connections



■ 端子説明/Terminal Assignments

端子番号	記号	I/O	端子名	端子の説明	
1	V _{DD}	電源	V _{DD} 印加	4 ~ 10 V 電源を印加する。	
2	CP1	O	クロック出力1	Duty 1/2, 発振周波数の 1/2 の周波数で CP2 と逆相の関係にあるクロック信号を出力する。	
3	GND	電源	アース	回路のアースに接続する。	
4	CP2	O	クロック出力2	CP1 と逆相の関係にあるクロック信号を出力する。	
5	OX3	O	C, R 素子接続	自己発振の場合 C, R 素子を接続する。 (発振回路例参照)	
6	OX2	O			他励発振の場合 OX3, OX2 はオープンとし、OX1 を OSC 入力とする。
7	OX1	I			
8	V _{GG(OUT)}	O	V _{GG} 電圧出力	4.67 V 電圧を出力する。 (V _{DD} = 5 V の場合) V _{GG(OUT)} = $\frac{14}{15}$ V _{DD} の関係がある。	

■ 発振回路例/Oscillation Circuit Example



MN3102 の発振回路は 4 段インバータで構成されており、左図に示す C, R の CR 時定数で発振周波数が決定されます。

下表は C, R の一例です。また、図 1 に f_{CP}* - R 特性例を示します。

例	定数	R (Ω)	C (pF)	f _{OSC} ** (kHz)	f _{CP} * (kHz)
例 ①		5k ~ 1M	22	20 ~ 1400	10 ~ 700
例 ②		5k ~ 1M	100	6.4 ~ 520	3.2 ~ 260
例 ③		5k ~ 1M	200	3.0 ~ 260	1.5 ~ 130

* CP1 または CP2 端子のクロック出力周波数。
** OX1, OX2, OX3 の発振周波数。




図 1 クロック発振周波数特性の例

■ 最大クロック周波数

クロック周波数は、負荷容量と消費電力により、その上限値が決定されます。

本 LSI の許容損失は、 $P_D = 200 \text{ mW}$ です。

クロック周波数、または負荷容量を大きくすると消費電力は増加します(図 2 参照)。したがって、許容損失以下で MN3102 を使用するためには、クロック周波数と負荷容量

を適当な値に選ぶ必要があります。

図 3 に、 $P_{tot} = 200 \text{ mW}$ における最大クロック周波数の負荷容量依存性の例を示します。 V_{DD} が 7V 以下では、許容損失を超えることはありません。(ただし、4096 段相当以下の BBD を駆動した場合)。




図 2 消費電力のクロック周波数依存性の例




図 3 消費電力 200mW における最大クロック周波数の負荷容量依存性の例

